Diferencias

Muestra las diferencias entre dos versiones de la página.

--- doc:tec:lab:bus_i2c:0_arbitraje:inicio [2026/03/28 18:34] – ↷ Página movida de edu:all:lab:i2c:0_arbitraje:inicio a doc:tec:lab:bus_i2c:0_arbitraje:inicio fepg
+++ doc:tec:lab:bus_i2c:0_arbitraje:inicio [2026/03/28 18:37] (actual) – ↷ Enlaces adaptados debido a una operación de mover fepg
@@ Línea 17: / Línea 17: @@
   * En la figura adjunta se ve el arbitraje entre dos master, aunque pueden estar involucrados más. En el momento en que hay una diferencia entre el nivel interno de la línea de datos del master ''DATA1'' y el actual nivel de la línea de datos ''SDA'', su salida de datos es interrumpida, lo cual significa que un nivel ''0'' esta dominando en el Bus. Esto no afecta los datos transferidos inicialmente por el master ganador.
 \\
-{{ edu:all:lab:i2c:0_arbitraje:i2c_arbitraje.png?nolink |}}
+{{ doc:tec:lab:bus_i2c:0_arbitraje:i2c_arbitraje.png?nolink |}}
 \\
   * En el momento que un master toma el control, solo este master toma las decisiones y genera los códigos de dirección, no existen master centrales, ni existen órdenes prioritarias en el bus.
 \\