Diferencias

Muestra las diferencias entre dos versiones de la página.

--- doc:tec:lab:bus_i2c:0_formatos:inicio [2026/03/28 18:34] – ↷ Página movida de edu:all:lab:i2c:0_formatos:inicio a doc:tec:lab:bus_i2c:0_formatos:inicio fepg
+++ doc:tec:lab:bus_i2c:0_formatos:inicio [2026/03/28 18:35] (actual) – ↷ Enlaces adaptados debido a una operación de mover fepg
@@ Línea 15: / Línea 15: @@
 ===== Master transmite al esclavo-receptor. No cambia el bit de dirección =====
-<image shape="thumbnail">{{ edu:all:lab:i2c:0_formatos:i2c_04.png?nolink |}}</image>
+<image shape="thumbnail">{{ doc:tec:lab:bus_i2c:0_formatos:i2c_04.png?nolink |}}</image>
   * ''A'': Reconocimiento ''ACK'' /  ''A#'': No reconocimiento, ''No ACK''.
@@ Línea 24: / Línea 24: @@
 ===== Master lee a un esclavo inmediatamente después del primer byte =====
-<image shape="thumbnail">{{ edu:all:lab:i2c:0_formatos:i2c_05.png?nolink |}}</image>
+<image shape="thumbnail">{{ doc:tec:lab:bus_i2c:0_formatos:i2c_05.png?nolink |}}</image>
   * En el momento del primer reconocimiento el master-transmisor se convierte en un master-receptor y el esclavo-receptor en un esclavo-transmisor.
@@ Línea 33: / Línea 33: @@
 ===== Formato combinado =====
-<image shape="thumbnail">{{ edu:all:lab:i2c:0_formatos:i2c_06.png?nolink |}}</image>
+<image shape="thumbnail">{{ doc:tec:lab:bus_i2c:0_formatos:i2c_06.png?nolink |}}</image>
   * Durante un cambio de dirección dentro de una transferencia, la condición de Start y la dirección del esclavo son ambos repetidos, pero con el bit ''R/W'' invertido. En el ejemplo lee un dato y luego escribe un dato.